This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-201801

(43)公開日 平成6年(1994)7月22日


(51)Int.Cl. ⁵	識別記号	庁内整理番号	FI	技術表示箇所			
G 0 1 R 31/28 H 0 1 L 21/66 21/82	F	7630-4M					
		6912-2G	G 0 1 R	31/28		v	
•		91 69 4M	H01L	21/82		T	
			:	審査請求	未請求	請求項の数 2(全 7 頁)	
(21)出願番号	特顯平5-246021		(71)出願人	390009597			
				モトロー	-ラ・イン	ノコーポレイテッド	
(22)出顧日	平成5年(1993)9月8日			мото	ROLA	AINCORPORAT	
	•••			RED			
(31)優先権主張番号 943623				アメリカ合衆国イリノイ州シャンパーグ、			
(32)優先日	1992年9月11日			イースト	・・・アルコ	ゴンクイン・ロード1303	
(33)優先權主張国	米国 (US)		(72)発明者	ニコラフ	く・ジェイ	イ・スペンス 💚	
				アメリカ	合衆国フ	アリゾナ州メサ、ナンバー	
				2048、	フエスト・	・パセリン1055	
•			(72)発明者	ジェロー	-ム・エ-	-・グリュラ	
				アメリカ	合衆国フ	アリゾナ州チャンドラー、	
				ウエスリ	・オーラ	トッド・レーン1551	
			(74)代理人	弁理士	本城 邪	注財 (外1名)	
1.49				•		最終頁に続く	

(54) 【発明の名称】 BIST回路に用いるための改良されたデータ分析器および分析方法

(57)【要約】

【目的】 比較およびシグネチャ分析の両方の分析を行うことができ、しかも必要とするゲート・カウントは最少の、BIST回路において用いるためのデータ分析器を提供する。

【構成】 このデータ分析器は、回路の応答データ流に対して、比較分析およびシグネチャ分析の双方を行うことができるものである。前記データ分析器は、直列結合された複数のデータレジスタ(3 2)を含んでおり、各データ・レジスタは、前記回路の応答データ流の1データ・ビットについて、比較分析およびシグネチャ分析を行うことができる。これによって、被検査回路の故障の有無について、完全かつ全体的に検査することが可能となる。



9

(2)

特開平6-201801

1

【特許請求の範囲】

【請求項1】組み込み型自己検査(BIST)回路において、比較分析およびシグネチャ分析の双方を、ある回路に行うためのデータ分析器であって:直列に結合され、前記回路からの複数の出力信号に応答する、複数のデータレジスタ(32)であって、前記複数のデータレジスタの各々は、1つの入力と1つの出力とを有し、更に・

- (b) 前記回路からの前記出力信号の前記1つを、前記回路からの前記出力信号の別の1つと組み合せる第2手段(52)であって、1つの出力を有する前記第2手段;
- (c) 前記複数のデータレジスタが比較分析またはシグネチャ分析のどちらを行うかを、交互に選択する制御信号に応答する第3手段(62)であって、複数の入力を有し、前記複数の入力の内第1入力は前配第1手段の前記出力に結合されており、前記複数の入力の内第2入力は前記第2手段の前記出力に結合されており、前記複数の入力の内第3入力は、その各データレジスタの前記出力に結合され、前記複数のデータレジスタの前の離接したデータレジスタからの出力を受け取り、更に1つの出力を有する前記第3手段;および
- (d) クロック信号に応答して、前記第3手段の前記出力に現れる値を記憶する第4手段(36)であって、前記第3手段の前記出力に結合された1つの入力と、その各データレジスタの前記出力に結合された1つの出力とを有する前記第4手段;から成る、前記複数のレジスタ、から成ることを特徴とするデータ分析器。

【請求項2】あるデータ・ビットに比較分析およびシグネチャ分析を行う方法であって:

- (a) 前記データ・ビットを期待データ・ビットと比較 し、第1出力信号を発生し、前記第1出力信号は、前記 データ・ビットと前記期待データ・ビットが論理的に異 なる時、一方の論理状態となるようにするステップ;
- (b) 前記データ・ビットを少なくとも1つの他のデータ・ビットと組み合せて、第2出力信号を供給するステップ:
- (c) 前記第1または第2出力信号の一方を選択するステップ: および
- (d) 前記ステップ(c) で選択された信号を出力にラッチするステップ; から成ることを特徴とする方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、一般的に、組み込み型自己検査(BIST: built-in self test)回路に関し、特に、素子の完全な自己検査を行うデータ分析器に関するものである。

[0002]

【従来の技術】しばしば用途指定集積回路(ASIC: application specific inte grated circuit)または標準セルと呼ば れる、コンパイラ開発型集積回路を受け入れたことによ って、それらの方法で製造された多種多様の回路に対す る検査技術を改良する必要性が、増々高まることとなっ た。半導体製造過程が改善されたため、半導体素子の複 雑性も高まり、一方コンパイラ設計技術は多くの異なる 半導体素子の設計を迅速に進展させる手段を提供した。

【0003】結果的に複雑なASIC半導体素子の急増によって、柔軟性があり、しかもASICの散計と同時にコンパイルすることができる検査方法に対する必要性が高まった。一般的に組み込み型自己検査(BIST)と呼ばれる技術は、ASIC素子の検査を行うための回路を、ASIC素子上に配置したものである。BISTは、ASIC素子上に埋め込まれたスタティック・ランダム・アクセス・メモリ(SRAM)のブロックを含むASIC素子ととって、増々重要となってきた。

7 【0004】BISTに関連する必須な要素は、1)B IST制御器、2)データ発生器、およびデータ分析器 の3つである。

【0005】BIST制御器は、BIST動作のための同期および制御信号を供給するものである。データ発生器は、被検査回路(ASIC)に刺激を与えるものである。最後に、データ分析器は、被検査回路からの応答を簡潔にまとめて(compacting)、結果を形成するものである。

【0006】データ分析器は、典型的に、1)比較分 30 析、および2)シグネチャ分析の2種類のデータ分析を行う。比較分析では、被検査回路からの出力流を、期待されるデータ流と比較する。2つのデータ流間に差が見いだされた時はいつでも、エラーが検知(flag)され、データ分析器内に保持される。検査の終了時に、データ分析器の内容を試験して、故障の位置を突き止めることができる。比較分析の利点は、故障発見が容易に行えることである。しかしながら、比較分析は、比較分析で見路内に不良があると、故障の検出が妨げられるという欠点がある。

40 【0007】シグネチャ分析では、被検査回路からの出力を、線型フィードバック・シフト・レジスタ(LFSR)を用いて、データ分析器の内容と組み合せる。 LFSRは、応答と時間とがシグネチャの一部を形成することを保証するものである。検査の終了時に、 LFSR内に結果的に得られたシグネチャを引き出して (scanned out)、既知の正常なシグネチャと比較する。シグネチャ分析には、被検査回路だけでなくBISTの全構成要素も検査することができるという利点がある。しかしながら、シグネチャ検査の欠点は、故障の位置が判断できないこと、およびシグネチャのアリアシン

(3)

特開平6-201801

3

グ(aliasing)のために故障した回路を認識で きる確率が小さいことである。

[0008]

【発明が解決しようとする課題】従来技術のBIST回路は、比較分析またはシグネチャ分析を行うための回路を含んでいるが、両方を含んだものはない。その主な理由は、両方のタイプの分析を1つのASICに組み込むと、余りに多くの回路を消費するからであろう。しかしながら、各タイプの分析には、前述のように欠点がある。結果として、完全でかつ全体的なACIS検査を行うためには、比較分析とシグネチャ分析の双方が必要となる。

【0009】したがって、比較分析およびシグネチャ分析の双方を行い、しかも最少の回路のみを用いることによって、ASICの完全な自己検査を行うように、データ分析器を改善する必要性が存在するのである。

[0010]

【課題を解決するための手段】上述の課題を解決するために、本発明は、比較およびシグネチャ分析の両方の分析を行うことができ、しかも必要とするゲート・カウン 20トは最少の、BIST回路において用いるためのデータ分析器を提供する。

【0011】本発明によるデータ分析器は、回路の応答データ流に対して、比較分析およびシグネチャ分析の双方を行うことができる。前記データ分析器は、直列結合された複数のデータレジスタ(32)を含んでおり、各データレジスタは、前記回路の応答データ流の1データビットについて、比較分析およびシグネチャ分析を行うことができる。これによって、被検査回路の故障の有無について、完全かつ全体的に検査することが可能となる。

【0012】前記複数のレジスタは、各々1つの入力と 1 つの出力とを有する。更に、各レジスタは、 (a) 前 配回路からの前記出力信号の1 つを、期待信号と比較 し、1つの出力を有する第1手段、(b) 前記回路から の前記出力信号の前記1つを、前記回路からの前記出力 信号の別の1つと組み合せ、1つの出力を有する第2手 段、(c)前記複数のデータレジスタが比較分析または ングネチャ分析のどちらを行うかを、交互に選択する制 御信号に応答し、複数の入力を有し、前記複数の入力の 内第1入力は前記第1手段の前記出力に結合されてお り、前記複数の入力の内第2入力は前記第2手段の前記 出力に結合されており、前記複数の入力の内第3入力 は、その各データレジスタの前配出力に結合され、前記 複数のデータレジスタの前の隣接したデータレジスタか らの出力を受け取り、更に1つの出力を有する第3手 段、および(d)クロック信号に応答して、前記第3手 段の前記出力に現れる値を配値し、前記第3 手段の前記 出力に結合された1つの入力と、その各データレジスタ の前配出力に結合された1つの出力とを有する第4平

段、から構成されるものである。

[0013]

【実施例】図1を参照すると、比較分析を行う従来技術のデータ分析器を表わす、詳細概略図が示されている。このデータ分析器は、排他的OR(XOR)ゲート11~14を含んでおり、これらの出力は各々、ORゲート11~14の第1入力は、それぞれ回路応答信号(CIRCUIT RESPONSE(X))を受け取るように結合されており、一方排他的ORゲート11~14の第2入力は、それぞれ期待応答信号(EXPECTED RESPONSE(X))を受け取るように結合されている。ORゲート15の出力は端子16に結合されている。ORゲート15の出力は端子16に結合されている。4つの排他的ORゲートのみが示されているが、N個の回路応答をN個の期待される応答と比較するためのN個の排他的ORゲートが存在することは、理解されよう。

【0014】動作中、回路からの出力データ流(回路応答)は、排他的ORゲート11~14によって、期待データ流と比較され、これら2つのデータ流間に差が見いだされた時はいつでも、それぞれの排他的ORゲートの出力に論理1が現れるようにしてある。更に、この論理1は、ORゲート15を通過して伝搬し、端子16に現れる。結果的に、検査の終了時に、端子16に現れるデータ流を、論理1の発生について試験することができ、これによって故障が生じたことを指示することができる。

【0015】比較分析は、端子16に順番に現れる連続した出力によって、故障の位置を判別する能力を有する。しかしながら、比較分析回路内で不良(FAULT)が発生した場合、このような不良は、故障の検出を妨げることになりかねない。例えば、排他的ORゲート11が論理Oに固定されてしまうと(stick)、CIRCUIT RESPONSE(0)がEXPECTED RESPONSE(0)と異なっていても、論理Oが排他的ORゲート11の出力に現れ続けよう。このように、エラーが検出されなくなってしまう。

【0016】図2を参照すると、シグネチャ分析を行うための従来技術のデータ分析器を表わす部分的概略/ブ40 ロック図が示されている。シフトレジスク21~24が、線型フィードバック・シフト・レジスタ (LFS R:liner fecdback shift register)を形成するように結合されており、最高次のシフト・レジスタ段(24)の出力が、1つ以上の他のシフト・レジスタ段(21~23)の入力にフィードバックされている。各段は、信号CLKを受けるように結合されたクロック入力を有する。シフト・レジスタ21のデータ入力は、CIRCUIT RESPONSE(0)とシフト・レジスタ24の出力との排他的ORを受け取るように結合される。シフト・レジスタ22の

(4)

20

特開平6-201801

データ入力は、シフト・レジスタ 21 の出力とCIRC UIT RESPONSE (1) とを受け取るように結 合される。シフト・レジスタ23のデータ入力は、シフ ト・レジスタ22の出力、CIRCUIT RESPO NSE(2)、およびシフト・レジスタ24の出力の排 他的ORを受け取るように結合される。最後に、シフト ・レジスタ 2 4 のデータ入力は、CIRCUIT RE SPONSE (N-1)と、前のシフト・レジスタの 出力とを受け取るように結合される。4つのシフト・レ ジスタのみが示されているが、N個の回路応答を担当す 10 るN個のシフトレジスタがあることは、理解されよう。 更に、最高次のフィード・バック段にあるシフト・レジ スタ24の出力のフィードバックが選択され、端子26 に現れる出力の連続が所定のシグネチャの連続を発生す るようになっていることも理解されよう。更にまた、デ 一タを蓄積し、フィードパックによってデータをシフト し、そして更にデータを蓄積するなどの、この手順は並 列シグネチャ分析と呼ばれ、一方シフトレジスタ21~ 24は並列シグネチャ分析レジスタと呼ばれていること。 も理解されよう。

【0017】自己検査の終了時に、SRAMに記憶され ている全ての情報のシグネチャを表わすワードが、シフ トレジスタに含まれている。このシグネチャを既知の正 常なSRAMのシグネチャと比較して、被検査SRAM が不良を有するか判定することができる。このシグネチ ヤ分析は、被検査回路だけでなくBISTの全ての構成 要素も検査するという利点がある。しかしながら、故障 の位置を、シグネチャ分析で判定することはできない。 更に、異なる回路応答が所定の所望のシグネチャを与え る現象である、シグネチャのアリアシングのために、故 障した回路を認識できない確率も少しある。

【0018】本発明は、比較およびシグネチャ分析の両 方の欠点を認め、双方のタイプの分析を行い、しかも必 要とするゲート・カウントは最少の改良されたデータ分 折器を提供するものである。こうするために、本発明 は、データ分析器をある数のデータレジスタで構成し、 1 つのレジスタが分析される各データビットに対応する ようにした、ビット・スライス (bit slice) 法を取り入れている。

【0019】図3を参照すると、4ピット幅の回路応答 データ流を分析するためのBISTデータ分析器30が 示されている。BISTデータ分析器30は、参照番号 3 2で示されている4個のデータレジスタを含んでお り、各ポータレジスタが4ビットの同路応答データ流の 1ビットを分析するようにしてある。 (典型的に4ビッ ト幅のRAMからの) 4ビットデータ流を分析するため の4つのデータレジスタのみを示しているが、データレ ジスタの数は、検査対称のRAMの具体的なサイズにし たがって変更できることは理解されよう。例えば、8-ビットRAMを検査するのであれば、データ分析器30 は、少なくとも8個の連鎖状データレジスタを含むこと になろう。図3から判るように、データレジスタ (3 2) は直列に結合されており、前のデータ・レジスタの 出力は次のデータ・レジスタの入力に結合されているの で、これらデータ・レジスタからSCAN CHAIN 信号を読み出すことができるようになっている。更に、 最後で最高次のでデータ・レジスタのデータレジスタの 出力は、端子36に結合されている。

【0020】本発明は、比較およびシグネチャ分析の両 方を、各4-ビット回路応答データ流上で行うことがで きるように、データレジスタ (3 2) 内で用いられる回 路を含んでいる。図4を参照すると、比較分析を行う回 路を含む、データ・レジスタ32の第1実施例が示され ている。図4に示されているデータ・レジスタ32は、 回路応答データの1 ビットを分析するために利用され る。特に、データ・レジスタ32は、排他的ORゲート 42を含んでおり、この第1入力はCIRCUIT R ESPONSE(X)を受け取るように結合されてい る。CIRCUITRESPONSE (X) は、4ビッ トの回路応答データ流からのビットのいずれか1つとす ることができる。排他的ORゲート42の第2入力は、 CIRCUIT RESPONSE (X) に対する期待 データビット値である、EXPECTED RESPO NSE(X)を受け取るように結合されている。排他的 ORゲート42の出力は、ORゲート44の第1入力に 結合されており、一方ORゲート44の第2入力は、シ フト・レジスタ46の出力に結合されている。ORゲー ト44の出力は、マルチプレクサ48の第1入力(A) に結合されている。マルチプレクサ48の第2入力

30 (B) は、シフト・レジスタ 4 6 の出力に結合されてお り、一方マルチプレクサ48の第3入力(C)は、信号 SCAN INを受け取るように結合されている。マル チプレクサ48の選択入力は、2ビット幅の制御信号M ODEを受け取るように結合されている。マルチプレク サ48の出力は、シフトレジスタ46のデータ入力に結 合されている。シフト・レジスタ46のクロック入力は 信号CLKを受け取るように結合されており、一方出力 は信号SCAN OUTを供給する。

【0021】動作中、データ・レジスタ32は、信号M ODEの論理値に応じて、1)比較分析モード、2)ホ ールドモード、および3) スキャンモードの3つの異な るモードの1つで動作することができる。比較分析モー ドでは、マルチプレクサ48が、その第1入力に現れる 信号をその出力に通過させるように設定される。そし て、データ・レジスタイOはCIRCUIT RESP ONSE(X)について比較分析を行い、CIRCUI T RESPONSE (X) MEXPECTEDRES PONSE(X)と異なる時、排他的ORゲート42の 出力が論理1となるようにしてある。この論理1は、O Rゲート44およびマルチプレクサ48を介して伝搬

(5)

特開平6-201801

7

し、シフト・レジスタ46のデータ入力に現れる。したがって、シフト・レジスタ46の次のクロッキング時に、論理1がシフト・レジスタ46の出力に現れる。一旦エラーが検出されてシフト・レジスタ46の出力に伝接したなら、マルチブレクサの第1入力に現れた論理1はセットされたままとなることを保証するために、ORゲート44が設けられていることは、理解されよう。

【0022】ホールド・モードでは、マルチプレクサ48は、その第2入力に現れた信号をその出力に通過させ、これによって一旦BISTモードが完了したなら結果を保持するように設定される。したがって、ホールド・モードの間、シフト・レジスタ46の出力は、単にマルチプレクサ48を介して、シフト・レジスタ46のデータ入力にフィードバックされるだけである。これは、検査すべき多数のRAMがあり、第1RAMの検査結果を保持しつつ、第2RAMの検査を行うような時に、特に有用である。

【0023】スキャン・モードでは、マルチプレクサ4 8は、その第3入力に現れた信号をその出力に通過させ るように、設定される。スキャン・モードでは、信号S CAN※INが、マルチプレクサ48を介して、シフト ・レジスタ46のデータ入力に渡され、シフト・レジス タ46をクロックする時に、信号SCAN INがシフ ト・レジスタ46の出力に現れ、これがSCAN OU Tとして与えられる。ゲータ・レジスタ32にSCAN INおよびSCAN OUT信号を供給することによ って、スキャン連鎖が形成され、各ピットに対する結果 を読み出すことができるようになる。信号SCAN I NおよびSCAN OUTが、図3に示すSCAN C HAIN信号の存在をもたらしている、即ち、あるデー タ・レジスタの信号SCAN INは、前のデータ・レ ジスタのSCAN OUT信号となっていることは理解 されよう。例えば、図4のデータ・レジスタ32が、図 3に示す第2データ・レジスタの位置にある場合、図4 のデータ・レジスタ32のSCAN IN信号は、図3 に示す第1データ・レジスタのSCAN OUT信号で あり、一方図4のデータ・レジスタ32のSCAN O UT信号は、図3の第3データ・レジスタのためのSC AN IN信号となる。

【0024】図5を参照すると、シグネチャ分析を行う回路を含むデータ・レジスタ32の第2実施例が示される。特に、図5のデータ・レジスタ32は、排他的ORゲート52を含んでおり、その第1入力はCIRCUIT RESPONSE(X)を受け取るように結合され、第2入力は信号FEEDBACKを受け取るように結合されており、そして第3入力は信号SCAN INを受け取るように結合されており、そして第3入力は信号SCAN INを受け取るように結合される。排他的ORゲート52の出力は、マルチプレクサ54の第1入力(Λ)に結合される。更に、マルチプレクサ54の第2入力(B)はシフト・レジスタ56の出力に結合されており、一方マル

チブレクサ 5 4 の第 3 入力 (C) は信号 S C A N I N を受け取るように結合される。マルチプレクサ 5 4 の出力は、シフト・レジスタ 5 6 のデータ入力に結合されており、後者のクロック入力は、信号 C L Kを受け取るように結合される。 更に、シフト・レジスタ 5 6 の出力は

信号SCAN OUTを供給する。

【0025】図5のデータ・レジスタ32は、CIRC UIT RESPONSE (X) を、信号SCAN I Nによる前のデータ・レジスタの内容と、信号FEED BACKによる線型フィードバック・シフト・レジスタ 項の内容とを組み合せる。すなわち、フィードバックさ 🖠 れる信号は、スキャン連鎖内の最高次のシフト・レジス タの出力に現れる信号である。したがって、図3を参照と すると、最後の最も右側のデータ・レジスタが、スキャ ン連鎖中の最高次データ・レジスタである。 図 6 のデー タ・レジスタ32は常に3入力排他的ORゲート52を 含んでいるが、フィードバック信号は、どの最終結果シ グネチャ多項式を所望するかに応じて、スキャン連鎖内 の選択されたデータ・レジスタにのみ印加されること は、理解されよう。ここで、フィードバック信号が排他 的ORゲート52の入力に印加されなければ、その各入 力は低に結合される。図5のデータ・レジスタ32は、 信号MODEの論理状態に応じて、1)シグネチャ分析 モード、2) ホールド・モード、および3) スキャン・ モードの3 つの異なるモードの1 つで動作することがで きる。シグネチャ分析モードでは、マルチプレクサ54 は、その第1入力に現れる信号をその出力に通過させる ように、設定される。データ・レジスタ32は、排他的 ORゲート52によって、信号FEEDBACK、信号 SCAN INELUCIRCUIT RESPONS E(X)を組み合せ、これによって、CIRCUIT RESPONSE(X)上に現れたデータに対して、シ グネチャ分析が行えるようにする。したがって、適当な **論理値がXORゲート52の出力に結果的に得られない** 場合、この故障に起因するシグネチャが、マルチプレク サ54およびシフト・レジスタ56を通じて伝搬し、最 終的に検査の終了時に検出され、アリアシングは起こら なかったと見なされる。

【0026】図5の回路についてのホールドおよびスキャン・モードは、図4について先に説明したホールドおよびスキャン・モードと同一なので、その追加説明は不要であろう。

【0027】図6を参照すると、比較およびシグネチャ分析の双方を行う回路を含む、データ・レジスタ32の第3実施例が示されている。図4および図5に示された構成要素と同一の図6に示された構成要素は、同一参照番号で識別されていることは、理解されよう。図6のデッタ・レジスタ32は更に、4~入力マルチブレクサ62を含んでおり、その第1入力(A)はORゲート44の出力に結合されており、第2入力(B)は排他的OR

1 . .

£.


(6)

特開平6-201801

9

ゲート52の出力に結合されており、第3入力 (C) は シフト・レジスタ46の出力に結合されており、そして 第4入力(D)はSCAN INを受け取るように結合 されている。本質的には、マルチプレクサ62は、マル チプレクサ48および54の双方の機能を組み込んでお り、図6のレジスタ32が、1) 比較分析モード、2) シグネチャ分析モード、3) ホール・ドモード、および 4) スキャン・モードの4つのモードのいずれかで動作 することができるようにしたものである。図6のデータ ・レジスタ32の回路が図3のデータ分析器30のデー 10 タレジスタに組み込まれると、データ分析器30は、4 ビットのデータ回路の応答データ流に対して、比較分析 とシグネチャ分析との両力を行うことができるようにな ることが、理解されよう。特に、第1モード中、図6の データ・レジスタ32は比較分析を行い、第2モード 中、図6のデータ・レジスタ32はシグネチャ分析を行 い、各分析の結果は別個に読み取ったり、或は最終的に 組み合せることができる。結果として、本発明は、最少 の回路を利用しつつ、比較およびシグネチャ分析の双方 を行うことができるように、改良されたデータ分析器 (30)を提供するものである。例として、図4に示す 回路は、20の全ゲート・カウントを必要とするが、一 方図5に示す回路は21の全ゲート・カウントを必要と する。しかしながら、図4および図5のデータレジスタ の機能を組み合せて図6のデータ・レジスタを形成する と、必要とされるゲート・カウントは僅か29ですむ。 【0028】先の説明から、BIST回路に用いるため の新規なデータ分析器が提供されたことが、ここで明白 となった。このデータ分析器は、回路の応答データ流に 対して、比較分析およびシグネチャ分析の双方を行うこ とができるものである。このデータ分析器は、直列結合 された複数のデータレジスタを含んでおり、各データ・ レジスタが、回路の応答データ流の1データ・ビットに 対して、比較分析およびシグネチャ分析を行うことがで

[図1]



きるようになっている。このため、被検査回路の故障の 有無を完全にかつ全体的に検査することができる。

【0029】以上本発明をその具体的実施例に関して説明したが、先の記載に基づいた多くの変更、改造および変容が、当業者には明白であることは、明らかである。例えば、本発明はRAMの試験について説明したが、本発明はいかなるタイプの論理プロックにも利用することができることは理解されよう。したがって、そのような変更、改造および変容は、振付の特許請求の範囲内に、含まれることを意図している。

【図面の簡単な説明】

【図1】比較分析を実施する従来技術のデータ分析器を示す、詳細概略図。

【図2】シグネチャ分析を実施する従来技術のデータ分析器を示す、部分的概略プロック図。

【図3】本発明による、比較分析とシグネチャ分析との 両方を実施する回路を示すプロック図。

【図4】比較分析を行うための、図3に示したデータレジスタの第1実施例を示す、部分的概略/ブロック図。


20 【図 5】シグネチャ分析を行うための、図3に示したデータレジスタの第2実施例を示す、部分的機略/ブロック図。

【図6】比較分析とシグネチャ分析との両方を行うための、図3に示したデータレジスタの第3 実施例を示す、部分的概略/ブロック図。

【符号の説明】

- 30 BISTデータ分析器
- 32 データ・レジスタ
- 36 端子
- 30 40 データ・レジスタ
 - 42 排他的ORゲート
 - 44 ORゲート
 - 46 シフト・レジスタ
 - 48 マルチプレクサ


[図2]




(7)

特開平6-201801







【図4】



[図5]







フロントページの続き

(72)発明者 グレン・ディー・キャビィ アメリカ合衆国アリゾナ州ギルバート、ウ エスト・サン・ペドロ325

18 1 1 1 19 10